您现在的位置:首页 > >

基于FPGA曼彻斯特码数据传输系统的实现

发布时间:

PLD CPLD 文章编号:1008—0570(2006)01—2_0169一02

FPGA应用

基于FPGA曼彻斯特码数据传输系统的实现
The Realization of

Manchester

Data Transform System Based

on

FPGA

(郑州解放军信息工程大学)晏磊
Yan,Lei

摘要:给出一种用FGPA进行曼彻斯特编译码。实现多路测井数据传输的技术方案。整个传输系统分为编码系统和解码系统。 编码系统将采集到的数据经过编码、驱动后送至遥测电缆,编码信号传至地面后经解码系统恢复成原始数据,并送至地面主 机系统。 关键词:曼彻斯特码;数据传输;测井;编码;解码
中图分类号TN919.6+4

文献标识码B
realize the transmission in this essay.After of multiplex well—detecting data using FPGA in the process of Manchester send
to to

Abstract:A scheme and decoding is

to

encoding
be

proposed

being encoded and

driven,the collected

data would be

the remote detecting the

cable by the encoding covered key
to

approximate the original data,and then be code,data

system.While in the decoding system,the encoded singals that have been carried up transmited to the host computer. transmission,well--detecting,encoding,decoding

ground

call

re—

word:Manchester

引言
在油田测井中.井下仪在井下采集大量信息,并 传送给地面测井系统:但井下仪到地面这段信道的传 输性能并不好。常用的NRZ码不适合在这样的信道里 传输.而且NRZ码含有丰富的直流分量,容易引起滚 筒的磁化,因而选用了另外一种编码一曼彻斯特码。 曼彻斯特编码是串行数据传输的一种重要的编码方 式。和最常用的NRZ码相比,曼彻斯特码具有很多优 点。例如,消除了NRZ码的直流成分,具有时钟恢复和 更好的抗干扰性能.这使它更适合于信道传输。 目前,在实际的工程测井中,常采用曼彻斯特编译 码器(6408,6409)把测井数据转换为曼彻斯特码及把曼 彻斯特码解码为数据。由于6408、6409发送数据输入 及接受数据输出均为串行方式,并且曼彻斯特编码、解 码是以16位数据为基本单位,逻辑上要求使用16位 的并人串出移位寄存器和16位的串入并出移位寄存 器与单片机接口,这样硬件结构比较复杂,仪器成本较 高.考虑到测井数据传输速率不高,可用FPGA来实现 编码和解码功能。

位元中间用下跳变表示“1”,用上跳变表示“0”.图1给 出了二进制码与曼彻斯特码波形的对比关系。

等:单元 卜]h h h h卜_

二进制码厂——]厂—]

Mant‰r码R门九n….
由于曼彻斯特码采用跳变沿来表示0或1,与二 进制码相比,具有如下优点: 1、波形在每一位元中间都有跳变,因此具有丰富 的定时信息,便于接收端提取定时信号.若采用二进制 传输,当出现连续的0或1时,则无法区分两位元之间
的边界。

2、由于曼彻斯特码在每一位元中都有电平的转 变,因此,传输时无直流分量,可降低系统的功耗.而对
于二进制波形,当出现连续的1时,将有直流分量的产 生。

曼彻斯特码编码原理
1.1曼彻斯特码及其特点用 用于数字基带传输的码型种类较多,曼彻斯特码 是其中常用的一种。曼彻斯特码是一种用跳变沿(而非 电平)来表示要传输的二进制信息(0或1),一般规定在
晏磊:硕士研究生 基金资助国家863计划(2003AAlZl020)

3、曼彻斯特码传输方式非常适合于多路数据的 快速切换。 1.2数据传输格式 在采用曼彻斯特码的传输系统中,广泛采用数据 的帧格式,一帧数据共有20位,其中,3位同步头,16位 数据位,1位校验位.数据字中,同步头1.5位元处有一 个上跳变;命令字中,同步头1.5位元处有一个下跳变. 每帧的最后一位为校验位,曼彻斯特码采用奇校验.根

万   方数据

龠罾白控同邮局订阅号:82.946

360 JL/-q-_169—

PLD

C:PLD

FPGA应用

中文核心期刊<微计算机信息>(嵌入式与SOC)2006年第22卷第1-2期

据曼彻斯特码的特点,每个数据位都由高、低电平组 成,因而在连续传输的有效数据位中不会存在超过一 个数据位宽度的高电平或低电平,在每个帧数据的前 面设一个同步头,高低电平各为1.5T.这样在接收数据 时,只要采样得到的电平满足1.5T,则认为该电平是同 步头,开始接受数据。

送地址均由FPGA解码产生。HD一6408和HD一6409 所需的外部时钟源,通过FPGA对外部晶振分频得到。 设计FPGA内部电路时,采用了模块化设计方法, 内含5个模块:16位串并转换器、16位并串转换器、 分频器、解码器及控制器。系统顶层逻辑框图如图2 所示。 M2模式 M2模式主要作用为从地面主机接受命令数据,
2.2

2系统设计
2.1总体说明 编码系统将采集到的数据经编码器、驱动电路驱 动后送至遥测电缆,编码信号传至地面后经解码系统 恢复成原始数据,并送至地面主机系统.系统硬件框图
如图2所示。

其内部结构框图如图3所示。 解码器一直监视数据输入线,当接收到有效的同 步头和两个有效的曼彻斯特码数据位后,便开始输 出。当同步头被识别后,CDS(命令/数据同步)引脚输 出同步的类型:如果接收的是命令,便输出高并保持 16个DSC周期:如果接收的是数据,就继续保持低电 平。TD(接收数据信号)变高,并在SDO(串行数据输 出)输出NRZ数据期间一直为高。SDO输出一个字后, 开始检验奇偶位。如果曼彻斯特码和奇偶位都正确, Vw(输出字有效信号)信号输出高,此时解码器开始 寻找新的同步头.开始下一个接收周期。接收到新的 有效的同步头和两个曼彻斯特码位后,Vw信号被复 位;否则,在持续大约20个DSC(解码移位时钟)周期 后,Vw信号变低。 2.3 M5和M7模式
FPGA中集成了两个6409的ip核(HD一6409曼

编码系统

图2解码系统

在整个通信中.地面主机和井下仪器共有M2、M5 和M7三种接口通信方式。HD一6408以M2模式(20.8 Kb/s)从地面主机接收数据,HD一6409以M5(93.75 Kb/s)或M7模式(41.6Kb/s)向地面主机发送数据. 接收时.HD一6408接收外部传来的曼码数据,转 换成NRZ码在FPGA里进行串并转换,转换完成后产 生接收中断,通知中央处理器;发送时,中央处理器送 给FPGA数据.进行并串转换.移位输出到HD一6409 的输入端.由HD一6409编码发送出去。接收地址和发
曼码输入 16位串并转换器

彻斯特编解码器使用原理与HD一6408略有差别,但基 本相似),应用于M5和M7模式的传输,M5和M7模 式的选择由SMD57DRQ所决定:“0”时为M5模式: “1”时为M&7模式;M5和M7的主要不同在于其上传 地面后的传送介质不同,所以速度不同,但其基本原 理相同。我们可以视为同等考虑

孙俐}线
曼码输出+—_一16位并串转换器
图3

虱l|ll嘴篇黧紫陋L
BZ05

F阻堕里一


.ECIX5≯

IM57

CLK

』MD7譬礁朗Y—卜r‰∥

SMDS?玲R9—o

FPGA内部框图 图5 M5模式
M57 CLK C7I'S7 SD7 D0 一D15

Mode

7㈣

Mode7 Trmunit
Interface

嚣酾0li卿&撕稍咖

图6

M7模式

CTS(清除准备发送信号)信号高无效。低有效。在 CTS信号的下降沿,引脚BZO和BOO开始发送同步 序列(8个曼码”0”组成)。同步序列后就是命令同步脉 冲(由1.5位高电平和1.5位低电平组成)。在输出命 令同步脉冲时,NRZ数据在ECLK(编码时钟)的下降 沿通过SD/CDS(串行NRZ码数据输入)引(见第22页)
图4 M2模式



一170—360元,年邮局订阅号:82-946

万   方数据

嵌入式系统应用
IF(CSA=7
CASE Ail

中文核心期刊l:微计算机信息>(嵌入式与SOC)2006年第22卷第1-2期 07)THEN
IS 西安电子科技大学出版社,1999.

坚】犁喜龙,石中锁?基于H264的嵌入式视频服务器的设计[J]?微计算机

WHEN”00”=>

吣oa<-
乙30b<2

作薯简介:刘森。男,1978年生,汉族,清华大学自动化
系博士研究生,主要研究方向为嵌入式系统开发与建 模,软硬件协同设计。Email:lius00@mails.tsinghua.edu. cn;慕春棣,女,清华大学自动化系教授,博士生导师,
北京清华大学自动化系。
Author brief introduction:Liu Sen. male.


u;


吣oc<_
乙∞d<2

1; 1;

WHEN”01”=>

bom in

三冀e j::;
L30b<= u

1978,Doct。r Candidate.Research fields:development and modelinx 6f embedded systems,hardware and soft—



C.。So(:G:::; 乙跚d<2
WHEN”10”=>
……………
END CASE;
ELSE

w眦c。_de。;.Mu chundi,≥emale,pmfe。。。。.
(100084清华大学自动化系)刘森慕春樟
‘(Automation Department,Tsinghua University,Bei.

1;

jing 100084,China)Liu。Sen nu。Chundi
(投稿日期:2005.7.6)(修稿日期:2005.7.12)

CSoa<=’1 CSob<-7 1

7:

7:

CSoc<=。l。:
CSod<=7 END IF; END PROCESS;
1’:

(接第170页)脚输入,这些数据编码后在命令同步序 列后持续输出。这些码字没有奇偶校验和字结构。编 码数据块的长度由CTS决定。接收完的数据通过通讯 接口送人地面主机进行处理

3结束语
用FPGA进行曼彻斯特编码与解码,可以完全替 代专用的曼彻斯特编解码芯片,而且硬件结构简单、成 本低.该编解码系统在实际测井过程中传输速率为 20kbits/s时,误码率为0.01%在系统时钟频率偏差达 30%时仍能可靠地传输数据.证实其传输速率高,抗干 扰能力强,性能可靠。本系统时序配合严格,运行可靠, 易于修改:可以根据需要.灵活地加入各种各样的使 用曼彻斯特码通信的系统中。
参考文献 [1]严来金.李明,王梦.RS(255,223)译码器的设计与FPGA实现[J].微计 算机信息,2005,1:148—150

在软件编程上。操作系统初始化过程中CSAl的 基地址被指定为0x10e00000,A/D、D/A和USB三个模 块中主芯片的系统基地址在驱动程序中设置成为 0x10e0000、Oxloe00800和0x10e01000。这样MC68一 VZ328就可正常地控制三个模块并且进行数据传输了。 3.2 I/O端口复用 I/O接口电路一般用来实现控制量的输出、状态

量/开关量的输入和其它数字量的输入愉出。在本实
例中.8个开关量输入和LED指示灯共用了 MC68VZ328的PD0—7。首先,CPLD将8个开关量的 输入连接到PD0~7。程序判断8个开关量的状态,计 算出对指示灯的控制量,然后CPLD再将PD0~7连接 到8个指示灯的输入上,程序通过PD0—7输出控制 量j整个过程中硬件连接关系的切换通过程序改变
MC68VZ32的PB5引脚电平来控制。

作者简介:晏磊,1982年2月,男,汉族,江西,硕士研 究生;专业:通信与信息系统,研究方向:应用电子技 术.E—mail:y119820223@163.con:邵高平:男1963年7 月,汉,教授,研究方向:应用电子技术
Author Brief Introduction:yan lei,male,born in 1 982,Chinese,post and

4结束语
综上所述,嵌入式系统设计中,硬件原型是很重 要的一个环节。将可编程逻辑器件引入到硬件原型的 制作中,进行控制信号的扩展、I/O引脚的复用、硬件 连接关系的重新配置和待测信号的引出,使得硬件原 型可以根据实际需要进行在系统编程、引脚重定义和 系统重构,符合高集成度、高可靠性、短开发周期、低 成本的要求,模块可重用性好,有利于简化设计过程、 降低设计风险,将会得到广泛的使用。
参考文献

graduate,Major:electronics

science

technology,Research orientation:the

application

technology.Shao gaoping:male born in july,1 963 Chi-
nese,professor,Research orientation:the application of electronic technology

(450002郑州解放军信息工程大学信息工程学院电 子线路教研室)晏磊
(Information
Engineering Institute of

Information

Engineering 联系方式

University of PLA,450003)yan lei

(450002郑州市1001信箱006—5分箱)晏磊
(投稿日期:2005.6.26)(修稿日期:2005.7.6)

[1】侯伯亨,顾新.VHDL硬件描述语言与数字逻辑电路设计【M].西安:

一22—360元,年邮局订阅号:82—946

万   方数据

基于FPGA曼彻斯特码数据传输系统的实现
作者: 作者单位: 刊名: 英文刊名: 年,卷(期): 被引用次数: 晏磊, Yan,Lei 450002,郑州解放军信息工程大学信息工程学院,电子线路教研室 微计算机信息 CONTROL & AUTOMATION 2006,22(2) 8次

参考文献(1条) 1.严来金;李明;王梦 RS(255,223)译码器的设计与FPGA实现 2005

本文读者也读过(7条) 1. 石红梅.姬劳.谢栓勤 用FPGA实现1553B总线接口中的曼码编解码器[期刊论文]-单片机与嵌入式系统应用 2004(4) 2. 李刚 基于FPGA的曼彻斯特码数据解码系统设计[期刊论文]-科技创新导报2009(29) 3. 文楠.周正欧 曼彻斯特解码的FPGA实现[会议论文]-2005 4. 董健.董会宁.陈虎.孟莎莎.DONG Jian.DONG Hui-ning.CHEN Hu.MENG Sha-sha 基于FPGA的曼彻斯特编解码器研 究[期刊论文]-无线通信技术2010,19(3) 5. 鞠晓东.李会银 基于CPLD的曼彻斯特码高速传输系统设计[期刊论文]-石油大学学报(自然科学版)2003,27(4) 6. 林艺文.方展伟 用FPGA实现曼彻斯特编解码[期刊论文]-汕头大学学报(自然科学版)2004,19(2) 7. 刘远峰.LIU Yuan-feng 基于FPGA的曼彻斯特编解码器设计与实现[期刊论文]-现代计算机(专业版)2010(12)

引证文献(8条) 1.杨军 曼彻斯特编解码在地震勘探数据传输中的应用[期刊论文]-电子元器件应用 2010(11) 2.刘晓东.李灵君 FPGA的脉宽调制编码实验与研究[期刊论文]-现代制造工程 2009(1) 3.胡益.苏娟 一种ISO 8000-6B的回波解码方法[期刊论文]-微计算机信息 2008(26) 4.李春泉.李敬群.贺晓慧.李滨涛.戈志华 基于FPGA快速A律压缩编码的设计与实现[期刊论文]-微计算机信息 2008(17) 5.唐新来 基于FPGA的无线通信收发模块设计方案[期刊论文]-微计算机信息 2008(2) 6.陈焕光.许瑞年.沈天健.李德明 基于FPGA的Manchester编解码及快速数字化电源通信的实现[期刊论文]-核电子 学与探测技术 2008(3) 7.张秀平 FPGA在数字基带信号远程传输中的应用[期刊论文]-微计算机信息 2007(26) 8.熊红兵.陈琦 基于FPGA的异步FIFO设计与实现[期刊论文]-微计算机信息 2006(17)

本文链接:http://d.g.wanfangdata.com.cn/Periodical_wjsjxx200602063.aspx



热文推荐
猜你喜欢
友情链接: 工作计划 总结汇报 团党工作范文 工作范文 表格模版 生活休闲